一  電源線布置：
1、根據(jù)電流大小，盡??調(diào)寬導(dǎo)線布線。
2、電源線、地線的走向應(yīng)與資料的傳遞方向一致。
3、在印制板的電源輸入端應(yīng)接上10~100μF的去耦電容。
二  地線布置：
1、數(shù)字地與模擬地分開。
2、接地線應(yīng)盡量加粗，致少能通過3倍于印制板上的允許電流，一般 2~3mm。
3、接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。
三  去耦電容配置：
1、印制板電源輸入端跨接10~100μF的電解電容，若能大于100μF則更好。
2、每個(gè)集成芯片的 Vcc 和 GND 之間跨接一個(gè) 0.01~0.1μF 的陶瓷電容。如空間不允許，可為每 4~10 個(gè)芯
片配置一個(gè)1~10μF的鉭電容。
3、對抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應(yīng)在Vcc和GND間接去耦電容。
4、在單片機(jī)復(fù)位端“RESET”上配以0.01μF的去耦電容。
5、去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。
四  器件配置：
1、時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端應(yīng)盡量靠近且遠(yuǎn)離其它低頻器件。
2、小電流電路和大電流電路盡量遠(yuǎn)離邏輯電路。
3、印制板在機(jī)箱中的位置和方向，應(yīng)保證發(fā)熱量大的器件處在上方。
五  、功率線、交流線和信號線分開走線
功率線、交流線盡量布置在和信號線不同的板上，否則應(yīng)和信號線分開走線。
六  其它原則：
1、總線加10K左右的上拉電阻，有利于抗干擾。
2、布線時(shí)各條地址線盡量一樣長短，且盡量短。
3、PCB板兩面的線盡量垂直布置，防相互干擾。
4、去耦電容的大小一般 C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。
5、不用的管腳通過上拉電阻（10K左右）接Vcc，或與使用的管腳并接。
6、發(fā)熱的元器件（如大功率電阻等）應(yīng)避開易受溫度影響的器件（如電解電容等）。
7、采用全譯碼比線譯碼具有較強(qiáng)的抗干擾性。 
   為扼制大功率器件對微控制器部分?jǐn)?shù)字元元電路的干擾及數(shù)字電路對模擬電路的干擾，數(shù)字地`模擬地
在接向公共接地點(diǎn)時(shí)，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個(gè)孔，用較粗的銅
線從孔中穿過，繞上一兩圈,這種器件對低頻信號可以看成阻抗為零,對高頻信號干擾可以看成一個(gè)電感..(由
于電感的直流電阻較大,不能用電感作為高頻扼流圈).
   當(dāng)印刷電路板以外的信號線相連時(shí)，通常采用屏蔽電纜。對于高頻信號和數(shù)字信號，屏蔽電纜的兩端
都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。
    對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路，應(yīng)該用金屬罩屏蔽起來。鐵磁屏蔽對
500KHz 的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時(shí)，要注意不同材料接
觸時(shí)引起的電位差造成的腐蝕
七 用好去耦電 
   集成電路電源和地之間的去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該
器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1μF。這個(gè)電容的分布電感的典型值是5μH。0.1μF的
去耦電容有 5μH 的分布電感，它的并行共振頻率大約在 7MHz 左右，也就是說，對于 10MHz 以下的噪聲

有較好的去耦效果，對40MHz 以上的噪聲幾乎不起作用。
    1μF、10μF的電容，并行共振頻率在20MHz 以上，去除高頻噪聲的效果要好一些。
    每 10 片左右集成電路要加一片充放電電容，或 1 個(gè)蓄能電容，可選 10μF左右。*好不用電解電容，
電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。
    去耦電容的選用并不嚴(yán)格，可按C=1/F，即10MHz 取0.1μF,100MHz取0.01μF。
    在焊接時(shí)去耦電容的引腳要盡量短，長的引腳會(huì)使去耦電容本身發(fā) 1000pF的瓷片電容
引腳長度為6.3mm時(shí)自共振的頻率約35MHz，引腳長12.6mm時(shí)為32MHz。
八 降低噪聲和電磁干擾的經(jīng) 
印刷電路板的抗干擾設(shè)計(jì)原則
1. 可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率 
2. 盡量讓時(shí)鐘信號電路周圍的電勢趨近 0，用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線要盡量短。
3. I/O驅(qū)動(dòng)電路盡量靠近印制板邊。
4. 閑置不用的門電路輸出端不要懸空，閑置不用的運(yùn)放正輸入端要接地，負(fù)輸入端接輸出端 
5. 盡量 45°折線而不用90°折線,  布線以減小高頻信號對外的發(fā)射與耦合。
6. 時(shí)鐘線垂直 I/O線比平行于I/O線干擾小。
6. 元件的引腳要盡量短 
8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線 
9. 弱信號電路、低頻電路周圍地線不要形成電流環(huán)路 
10. 需要時(shí)，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。
印制板上的一個(gè)過孔大約引起0.6pF的電容；一個(gè)集成電路本 2pF~10pF的分布電容；一
個(gè)線路板上的接插件，有 520μH 的分布電感；一個(gè)雙列直插的 24 引腳集成電路插座，引入 4μH~18μH 的
分布電感。
數(shù)字電路、單片機(jī)的抗干擾設(shè)計(jì)   在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干 的要求，避免在
設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本  1）干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號，用數(shù)學(xué)語言描述如下：du/dt， di/dt大的地
方就是干擾源。如：雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可 能成為干擾源。 2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過
導(dǎo)線的傳導(dǎo)和空間的輻射。  3）敏感器件，指容易**擾的對象。如：A/D、D/A
變換器，單片機(jī)，數(shù)字IC， 弱信號放大
器等。   抗干擾設(shè)計(jì)的  抗干擾性能。  （類似于傳染病的預(yù) 
1 抑制干擾源    抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設(shè)計(jì)中*優(yōu)先考慮和*重要的原則，
常常會(huì)起到事半功倍的效果。 減小干擾源的 du/dt 主要是通過在干擾源兩端并聯(lián)電容來實(shí)現(xiàn)。減小干擾源
的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實(shí)現(xiàn)。   抑制干擾源的常用措施如下：  1）繼電器線圈增加續(xù)流二極管，消除斷開線圈時(shí)產(chǎn)生的反電動(dòng)勢干擾。僅加 續(xù)流二極管會(huì)使繼電
器的斷開時(shí)間滯后，增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可動(dòng)作更多的次數(shù)。  2）在繼電器接點(diǎn)兩端并接火花抑制電路（一般 RC串聯(lián)電路，電阻一般 K  到幾十 K，電容
選0.01uF），減小電火花影響。  3）給電機(jī)加濾波電路，注意電容、電感引線要盡量短。  4）電路板上每個(gè)IC 要并接一個(gè) 0.01μF～0.1μF 高頻電容，以減小 IC 對電源的影響。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會(huì)影響濾波效果。 5）布線時(shí)避免90度折線，減少高頻噪聲